1. Áàçîâûé êóðñ “Îñíîâû ïðîåêòèðîâàíèÿ â ÑÀÏÐ Quartus II”
Ââåäåíèå
- îñíîâíûå íàïðàâëåíèÿ äåÿòåëüíîñòè êîìïàíèè ALTERA;
- âîçìîæíîñòè ÑÀÏÐ Quartus II;
- ìåòîäîëîãèÿ ïðîåêòèðîâàíèÿ ÏËÈÑ.
Ñîçäàíèå ïðîåêòà â ÑÀÏÐ Quartus II
- ñîçäàíèå ïðîåêòà ñ ïîìîùüþ New Project Wizard;
- ðàáîòà ñ íàâèãàòîðîì ïðîåêòà Project Navigator;
- ñëóæåáíûå ôàéëû ïðîåêòà;
- ðàáîòà ñ ïðîåêòîì:
à) àðõèâàöèÿ è âîññòàíîâëåíèå;
á) ñîçäàíèå êîïèè ïðîåêòà;
â) ñîçäàíèå âåðñèè ïðîåêòà.
Ñîçäàíèå èñõîäíûõ ôàéëîâ
- òèïû èñõîäíûõ ôàéëîâ;
- òåêñòîâûå ôàéëû è òåêñòîâûé ðåäàêòîð;
- ãðàôè÷åñêèé ðåäàêòîð, áèáëèîòåêà ìåãàôóíêöèé, ãåíåðàòîð ìåãàôóíêöèé MegaWizard Plug-in Manager;
- ðåäàêòîð îïèñàíèÿ êîíå÷íûõ àâòîìàòîâ;
- ðåäàêòîð ñîäåðæèìîãî áëîêîâ ïàìÿòè.
Êîìïèëÿöèÿ ïðîåêòà
- ïðîöåññ êîìïèëÿöèè ïðîåêòà â ÑÀÏÐ Quartus II, îêíà ñòàòóñà è ñîîáùåíèé;
- ïðîñìîòð ðåçóëüòàòîâ êîìïèëÿöèè:
à) îò÷åò êîìïèëÿòîðà;
á) îêíà ïðîñìîòðà ðåçóëüòàòîâ ñèíòåçà: ñõåìîòåõíè÷åñêîå (RTL Viewer) è òåõíîëîãè÷åñêîå (Technology Map Viewer);
â) ðåäàêòîð òîïîëîãèè êðèñòàëëà (Chip Planner).
Óñòàíîâêè è íàçíà÷åíèÿ â ïðîåêòå
- óïðàâëåíèå ïðîöåññîì ñèíòåçà è òðàññèðîâêè;
- óñòàíîâêè â ïðîåêòå: äèàëîãîâîå îêíî óñòàíîâîê (Settings Dialog Box), óïðàâëåíèå ñèíòåçîì, òðàññèðîâêîé è êîìïèëÿöèåé;
- íàçíà÷åíèÿ â ïðîåêòå: ðåäàêòîð íàçíà÷åíèé (Assignment Editor) è ïðèìåðû íàçíà÷åíèé;
- âñòðîåííûå âñïîìîãàòåëüíûå óòèëèòû Design Assistant è Optimization Advisors.
Íàçíà÷åíèå êîíòàêòîâ ââîäà/âûâîäà
- ñïîñîáû íàçíà÷åíèÿ êîíòàêòîâ;
- ðåäàêòîð íàçíà÷åíèÿ êîíòàêòîâ Pin Planner;
- íàçíà÷åíèå êîíòàêòîâ ñ ïîìîùüþ ôàéëîâ CSV, ÿçûêà Tcl, àòðèáóòîâ ÿçûêîâ HDL;
- àíàëèç íàçíà÷åííûõ êîíòàêòîâ ââîäà/âûâîäà.
Ìîäåëèðîâàíèå ïðîåêòà*
- òèïû ôàéëîâ, èñïîëüçóåìûå äëÿ ìîäåëèðîâàíèÿ;
- íàñòðîéêè âñòðîåííîãî ñèìóëÿòîðà (Simulator);
- ñîçäàíèå ãðàôè÷åñêîãî ôàéëà äëÿ ìîäåëèðîâàíèÿ, ðåäàêòîð Waveform Editor;
- òåêñòîâûå ôàéëû äëÿ ìîäåëèðîâàíèÿ (TestBench);
- àíàëèç ðåçóëüòàòîâ ìîäåëèðîâàíèÿ;
- òî÷êè îñòàíîâà.
* - âìåñòî áëîêà «ìîäåëèðîâàíèå ïðîåêòà» ìîæåò áûòü ïðî÷èòàí áëîê «âðåìåííîé àíàëèç».
2. Áàçîâûé êóðñ “Îñíîâû ÿçûêà Verilog”
Ââåäåíèå
- íàçíà÷åíèå ÿçûêà Verilog;
- îñíîâíûå ïîíÿòèÿ ÿçûêà;
- äðóãèå HDL ÿçûêè.
Îïèñàíèå êîìïîíåíòîâ íà ÿçûêå Verilog
- ïîíÿòèå «ìîäóëü» è âõîäÿùèå â åãî ñîñòàâ êîìïîíåíòû;
- ïîðòû;
- äàííûå è èõ òèïû.
Ïðèñâîåíèå çíà÷åíèé. ×èñëà è îïåðàòîðû
- ïðåäñòàâëåíèå ÷èñåë;
- îñíîâíûå îïåðàòîðû ÿçûêà Verilog.
Ïîâåäåí÷åñêîå îïèñàíèå óñòðîéñòâ
- ïîñòîÿííûå íàçíà÷åíèÿ;
- ïðîöåäóðíûå íàçíà÷åíèÿ:
à) îïåðàòîð initial;
á)îïåðàòîð always;
- áëîêèðóþùåå è íåáëîêèðóþùåå íàçíà÷åíèÿ;
- óêàçàíèå âðåìåííûõ çàäåðæåê;
- ïðîöåññû, ëèñò ÷óâñòâèòåëüíîñòè ïðîöåññîâ;
- îïåðàòîð if – else;
- îïåðàòîð case;
- îïåðàòîðû öèêëà;
- ñèíõðîííûå è àñèíõðîííûå óñòðîéñòâà;
- ïàðàëëåëüíûå è ïîñëåäîâàòåëüíûå áëîêè;
- ïðîöåäóðû è ôóíêöèè (ïîäïðîãðàììû).
Ñòðóêòóðíîå îïèñàíèå óñòðîéñòâ
- ñòðóêòóðíûå óðîâíè ïðåäñòàâëåíèÿ óñòðîéñòâà;
- ïðèìèòèâû ÿçûêà Verilog è ñïîñîáû èõ ïîäêëþ÷åíèÿ;
- ïîëüçîâàòåëüñêèå ïðèìèòèâû;
- óêàçàíèå âíóòðåííèõ çàäåðæåê.
Ôóíêöèîíàëüíîå ìîäåëèðîâàíèå
- ñòðóêòóðà ïðîåêòà, ïðåäíàçíà÷åííîãî äëÿ ìîäåëèðîâàíèÿ;
- ôàéë ñòèìóëîâ;
- ñèíòåçèðóåìûå è íåñèíòåçèðóåìûå îïåðàòîðû.
Ïðèëîæåíèå
- ñèñòåìíûå ïðîöåäóðû è ôóíêöèè;
- äèðåêòèâû êîìïèëÿòîðà.
3 . Áàçîâûé êóðñ “Àíàëèç è ìîäåëèðîâàíèå óñòðîéñòâ â ÑÀÏÐ Quartus II”
- Ââåäåíèå
- çàäà÷è àíàëèçà;
- âñòðîåííûå âîçìîæíîñòè ÑÀÏÐ Quartus II.
Ìîäåëèðîâàíèå â ñðåäå ModelSim-ALTERA
- - îñíîâû èíòåðôåéñà ñðåäû ModelSim;
- - ïîäãîòîâêà ïðîåêòà ê ìîäåëèðîâàíèþ;
- - ñëóæåáíûå ôàéëû ïðîåêòà;
- - ñîâìåñòíàÿ ðàáîòà Quartus II è ModelSim;
- - ïîäêëþ÷åíèå áèáëèîòå÷íûõ ôóíêöèé ALTERA ïðè ìîäåëèðîâàíèè.
Àíàëèç ïîòðåáëÿåìîé ìîùíîñòè
- - âñòðîåííûå âîçìîæíîñòè ÑÀÏÐ Quartus II;
- - ñòàòè÷åñêàÿ è äèíàìè÷åñêàÿ ïîòðåáëÿåìàÿ ìîùíîñòü;
- - âñïîìîãàòåëüíàÿ óòèëèòà Power Optimization Advisor;
- - âñïîìîãàòåëüíàÿ óòèëèòà Early Power Estimator;
- - âñòðîåííàÿ óòèëèòà PowerPlay Power Analyzer.
Âñòðîåííûå ñðåäñòâà îòëàäêè ïðîåêòà
- - óòèëèòà SignalProbe;
- - óòèëèòà In-System Sources&Probes;
- - òîïîëîãè÷åñêèé ðåäàêòîð Chip Planner;
- - âñòðàèâàåìûé ëîãè÷åñêèé àíàëèçàòîð SignalTap.
4. Áàçîâûé êóðñ “Îïòèìèçàöèÿ ïðîåêòîâ â ÑÀÏÐ Quartus II”
- Ââåäåíèå
- çàäà÷è îïòèìèçàöèè ïðîåêòà. - Ìåòîä ïðîãðåññèâíîé êîìïèëÿöèè
- Ôèêñèðîâàííûå ëîãè÷åñêèå îáëàñòè.
- Ñðåäñòâà îïòèìèçàöèè ïðîåêòà
- óòèëèòà Design Assistent;
- óòèëèòà Optimization Advisor;
- óòèëèòà Design Space Explorer. - Îïòèìèçàöèÿ ïðîåêòà ïî áûñòðîäåéñòâèþ .
- Îïòèìèçàöèÿ ïðîåêòà ïî ðåñóðñàì .
- Îïòèìèçàöèÿ ïðîåêòà ïî ïîòðåáëÿåìîé ìîùíîñòè .
5. Áàçîâûé êóðñ “Âñòðàèâàåìîå ïðîöåññîðíîå ÿäðî Nios II”
- Ââåäåíèå
- íàçíà÷åíèå è àðõèòåêòóðà ïðîöåññîðíîãî ÿäðà Nios II. - Óòèëèòà SOPC Builder.
- Ðàçðàáîòêà ïðèêëàäíîãî ïðîãðàììíîãî îáåñïå÷åíèÿ.
- Îòëàäêà ïðîãðàììíîãî îáåñïå÷åíèÿ.
- Ìîäåëèðîâàíèå ïðîöåññîðíîãî ÿäðà .
- Àðõèòåêòóðà âíóòðåííåé øèíû Avalon .
- Ïîäêëþ÷åíèå ê ïðîöåññîðó ïîëüçîâàòåëüñêèõ óñòðîéñòâ .
- Êîìàíäû ïîëüçîâàòåëÿ .
- Ïîääåðæêà îòëàäî÷íûõ ñðåäñòâ .
6. Ðàñøèðåííûé êóðñ ïî ÿçûêó Verilog
- - áàçîâûå êîíñòðóêöèè ÿçûêà Verilog;
- - ñèíòåçèðóåìûå êîíñòðóêöèè ÿçûêà Verilog;
- - ñîçäàíèå ëîãè÷åñêèõ êîìïîíåíòîâ;
- - ìåòîäû ðåàëèçàöèè êîíå÷íûõ àâòîìàòîâ;
- - îïòèìèçàöèÿ èñõîäíûõ êîäîâ äëÿ FPGA;
- - ñîçäàíèå òåñòîâûõ ôàéëîâ (testbench).
7. Êóðñ “Âðåìåííîé àíàëèç ïðîåêòîâ â ñðåäå Quartus II”
- - âîçìîæíîñòè âñòðîåííîé óòèëèòû TimeQuest;
- - îñíîâíûå âðåìåííûå õàðàêòåðèñòèêè ïðîåêòà;
- - àíàëèç ïîëó÷åííûõ ðåçóëüòàòîâ;
- - âðåìåííûå íàçíà÷åíèÿ äëÿ òàêòîâûõ ñèãíàëîâ;
- - âðåìåííûå íàçíà÷åíèÿ êîíòàêòàì ââîäà/âûâîäà;
- - âðåìåííûå íàçíà÷åíèÿ äëÿ àñèíõðîííûõ ñèãíàëîâ;
- - èñêëþ÷åíèå öåïåé èç âðåìåííîãî àíàëèçà.
8. Êóðñ “Ðàçðàáîòêà ïðîåêòîâ ñèñòåìíîãî óðîâíÿ (DSP Builder)”
- - âîçìîæíîñòè âñòðîåííîé óòèëèòû DSP Builder;
- - çíàêîìñòâî ñ ÑÀÏÐ MatLab è Simulink;
- - îñíîâíûå ýòàïû ïðîåêòèðîâàíèÿ ñ èñïîëüçîâàíèåì óòèëèòû DSP Builder;
- - áèáëèîòåêà ñèñòåìíûõ ìîäóëåé;
- - ìîäåëèðîâàíèå ïðîåêòèðóåìîé ñèñòåìû;
- - îòëàäêà ñèñòåìû, ñîçäàííîé ñ ïîìîùüþ óòèëèòû DSP Builder;
- - èñïîëüçîâàíèå áèáëèîòå÷íûõ ôóíêöèé â ñèñòåìå.